突破台积电、SK海力士联盟　传三星走险招：采用4奈米打造HBM4

根据《韩国经济日报》报导，业内人士指出，三星将采用4奈米制程，量产第六代HBM4晶片的逻辑晶粒（logic die）。逻辑晶粒位于晶片堆叠最底层，为控制DRAM的HBM晶片核心元件。直至最新一代的HBM3E，三星、SK海力士等记忆体大厂都自行生产HBM所有部分，但是HBM4需要更大的客制化空间，来满足客户要求，加上逻辑晶粒若采用先进制程，将可以包括更多运算功能，因此需要额外导入先进制程工艺。

业内人士表示，4奈米无疑比7奈米、8奈米贵上许多，但是晶片效能与功耗表现也更为优异。三星4奈米良率约为7成，三星也运用该制程工艺生产Galaxy S24部分地区搭载的Exynos 2400处理器，目前以10奈米制程生产HBM3E的三星，打算利用4奈米制程抢回在记忆体领域的领导地位。三星预计在由系统LSI部门主导该计划，让HBM4晶片的性能最大化。有消息传出，为了因应三星的计划，台积电与SK海力士除了在原先12奈米制程的生产之外，也要增加5奈米制程的逻辑晶粒生产。

台积电与SK海力士于4月签署合作备忘录，共同开发HBM4技术，预计2026年量产。为了提高效能，SK海力士当时声明表示，双方针对封装在最底层的基础裸晶（Base Die）进行效能改善，将采用先进逻辑制程，海力士将DRAM裸晶（Core Die）堆叠在Base Die之上，透过TSV技术连接，采用台积电CoWoS先进封装技术，达到GPU控制HBM的目标。而HBM4的量产时程，也符合辉达下一代资料中心等级GPU架构平台Rubin，预期2026年问世，并搭载HBM4的进程。