台积电表示，继 2024 年发表革命性系统级晶圆（TSMC-SoW）技术，台积电再次推出以CoWoS 技术为基础的 SoW-X，以打造一个拥有当前 CoWoS 解决方案 40 倍运算能力的晶圆尺寸系统，SoW-X 计划于 2027 年量产。
根据台积电先前资讯显示，台积电CoWoS采用的矽中介层（silicon interposer），最高可达到2831平方毫米，最大基板尺寸为80×80毫米，是光罩（Photomask）尺寸的3.3倍，可封装逻辑电路、8个HBM3/HBM3E记忆体堆叠、I/O晶片与其他晶粒。目前这项技术已经应用于AMD Instinct MI300X加速器及Nvidia B200 GPU等AI GPU。
根据Tom’s Hardware报导，台积电在技术论坛提供更多技术细节，包括台积电计划于明年推出下一代CoWoS-L先进封装技术，将矽中介层面积扩大至4719平方毫米，达光罩尺寸5.5倍，并封装12个HBM3/HBM3E记忆体堆叠。至于SoW-X，预计面积将来到6864平方毫米，并封装4个SoIC、12个HBM4记忆体堆叠、I/O晶片与其他晶粒，预料会消耗掉大量电力，这需要更为复杂的冷却技术因应。
为此，台积电也推出在将来CoWoS-L先进封装技术上，整合16奈米制程打造的电源管理IC（PMIC），透过矽穿孔（TSV）技术，并以重分布层（RDL）进行供电，显著降低电源路径阻抗，提升系统电源完整性。
台积电表示，整合式PMIC可支援细致的动态电压调节（DVS），电力密度为传统设计的5倍。同时，嵌入式深槽电容（eDTC）技术能有效抑制电压波动，确保多晶粒或多核心系统在剧烈负载变化下仍能稳定运作。
随著中介层尺寸放大，系统设计也面临新挑战。100×100毫米基板已接近OAM 2.0(加速器模组)（102×165毫米）规格上限，未来120×150毫米基板恐需新标准以适应模组与主机板设计。
點擊閱讀下一則新聞
